## ⑲ 日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭62-238670

@int\_Cl.4

識別記号

庁内整理番号

❷公開 昭和62年(1987)10月19日

H 01 L 29/78 27/04 27/10 7514-5F A-7514-5F 7735-5F

7735-5F 審査請求 未請求 発明の数 1 (全 6 頁)

②特 頭 昭61-83043

敜

**空出** 願 昭61(1986)4月9日

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

⑩発明者 香田 憲次

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

⑫発 明 者 外 山

伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹製作所

内

⑪出 願 人 三菱電機株式会社

砂代 理 人 弁理士 早瀬 憲一

東京都千代田区丸の内2丁目2番3号

#### 明 相 包

#### 1. 発明の名称

半導体記憶装置

## 2. 特許請求の範囲

(1) 半導体基板表面に所定の間隔をおいて形成されたソース拡散領域とドレイン拡散領域と、該 両領域間の上記基板表面上に絶縁性の膜を介して 形成されたコントロールゲートとからなる不揮発 性半導体メモリが、マトリクス状に配列され、

上記コントロールゲートは第1の方向に相互に 連続的に接続され、

該第1の方向と直角な第2の方向にある各ドレインはドレイン金属配線で接続され、

上記ソース領域は拡散領域により相互に連続的 に接続され、

上記ソース領域は上記ドレイン金属配線の3本 以上につき1本の割合で第2の方向に延びる接地 金属配線と電気的に接続され、

上記絶縁性の限の厚さの違い、又は上記ドレイン拡散領域とドレイン金属配線との質気的接続の

有無により製造段階であらかじめ情報を記憶させ つ。 るよにした半導体配性装置において、

上記コントロールゲートのチャネル長を上記接 地金属配線からの距離が大きいほど小さくしたこ とを特徴とする半導体配性装置。

## 3. 発明の詳細な説明

## (産業上の利用分野)

この発明は、電界効果型トランジスタ、特に半 率体基板とコントロールゲートとの間の総縁性の 膜の厚さの違い、又はドレイン金属配線とドレイン 金属配線といりのコンタクトの有無により製造 で情報を記憶させる不揮発性メモリトランジ スタを、アレー状に配列した記憶装置に関するも のであり、情報の読み出しを行なう際に各メモリトランジスタから均等に読み出しができるように することを目的とするものである。

#### (従来の技術)

従来、一般的に半導体記憶装置は第3図に示すような構成をとっている。第3回は絶縁性の膜の厚さを変化させることによりあらかじめ情報を記

位させる半導体記憶装置のメモリアレーの一部を 簡単に描いたものである。図において、下r1. Tr2, Tr3はメモリトランスタであり、このうちTr3は絶縁性の膜が厚いメモリトランスタのソースライン、1 a~1 f はメモリトランプスタのドレインコンタクトはメモリトランジスタのドレインコンタクトライン、3 a~ t はメモリトランジスタのドレインコンタクトラインにだいファインである。

次に、第3図のメモリアレーの等価回路図を示す第4図について説明する。第3図と同一記号は同一部分である。図において、RはTrlのソースコンタクトlaからの抵抗であり、かつ隣り合うメモリトランジスタ、例えばTrlにおいて、同一行上のメモリトランジスタのゲートは同一のゲートライン2a~2dで、同一列上の

メモリトランジスタのドレインは同一のドレイン ライン 5 a ~ 5 h でそれぞれ接続されている。ま たソースはソースライン 1 とソースコンタクトラ イン 4 a . 4 b ですべて G N D に接続されている。

第5図は第3図、第4図に示した下r1と下r2の部分を拡大して示したものである。第5図中、第3図、第4図と同一記号は同一部分である。1は下r1、下r2に読み出しをおこなうときに没れる電流である。第6図は第4図に示した各メモリトランジスタのソース・ソースコンタクト間の抵抗の特性を示す。メモリトランジスタ8個おきにソースコンタクトをとった場合には第4図中左からロ番目のソースとソースコンタクトとの間の抵抗は

$$R = R \cdot \frac{n (9-n)}{9} (n = 1 \sim 8)$$

となり図のような特性を示す。

第7図、第8図はそれぞれ第3図に示したメモリアレーのVI - VI間及びVI - VI間の断面図を示す図中、第3図と同一記号は同一部分である。しは

メモリトランジスタのコントロールゲートのチャネル長、6は絶縁性の膜である。第7図に示すTェ2では、ゲートライン2a及びドレインライン5bに読み出し電圧を印加するとソース・ドレイン間にチャネルが形成されONするが、第8図に示すTェ3では、ゲートライン2c及びドレインライン5dに読み出し電圧を加えてもソース・ドレイン間に厚い絶縁性の膜6があるためチャネルが形成されずONしない。

ここで説明する半導体記憶装置は、このような 2 種類のメモリトランジスタをアレー状に配列す ることにより、製造段階であらかじめ情報が記憶 されているものである。

次に動作について説明する。メモリトランジスタTr1から読み出しをおこなう場合には、ゲートライン2aとドレインライン5aを選択し、読み出し電圧Vccを印加する。このとき、上配Tr1のソースはソースコンタクトライン4a及び4bによってGNDに接続されているが、実際はソースコンタクト1a及び1dとTr1のソース

との間にソースライン1のN<sup>+</sup> 拡散領域による抵 抗R」があるので、Trlのソースの電位はGN DよりR1 1だけ高くなっている。次に、Tr2 から読み出しをおこなう場合には、ゲートライン 2 a とドレインライン5 b とを選択し、電圧を印 加する。このとき、上記Tr2のソース電位はソ ースコンタクト1a.14からのN<sup>+</sup> 拡散領域に よる抵抗R2 によりR2 IだけGNDより高くな っている。ソース電位が高くなると、メモリトラ ンジスタのゲート電位が見かけ上低くなるので、 ゲート及びドレインの電位が同じであるならば、 ソース電位が高いほど読み出しを行ないにくくな る。従ってこの場合では、Tェ1よりTェ2の方 がソース電位が高いので、Tr2はTr1に比べ て終み出しを行ないにくいこととなる。また、2 本のソースコンタクトライン4a.4bにはさま れたメモリトランジスタについて考えてみると、 ソースコンタクト1a~1(から違いメモリトラ ンジスタ、すなわち、上記両ソースコンタクトラ イン4a,4bの中間にあるメモリトランジスタ

ほど読み出しを行いにくいこととなる。

## (発明が解決しようとする問題点)

従来の半導体記憶装置は以上のように構成されており、読み出しを行なう際、ソースコンタクトラインから離れているメモリトランジスタほどソースの電位がGNDより高くなりそのゲート電位が見かけ上低くなるので、そのようなメモリトランジスタほど読み出しを行ないにくいという問題点があった。

この発明は上記のような問題点を解摘するため、 になされたもので、全メモリトランジスタに対し 均等に読み出しを行なうことができる半導体記憶 装置を得ることを目的とする。

## (問題点を解決するための手段)

この発明に係る半導体配位装置は、メモリトランジスタのコントロールゲートのチャネル長をソースコンタクトラインから離れているメモリトランジスタほど小さくしたものである。

## (作用)

この発明においては、メモリトランジスタのコ

1 図の特価回路図は第4 図と同一である。第2 図は第1 図に示したTr1. Tr2 の回路を拡大して示したものであり、図中、第1 図と同一記号は同一部分を示す。! 1、 [2 はそれぞれTr1. Tr2 から読み出しを行なうときに渡れる電流である。

次に動作について説明する。メリースというでは、Tr2からは、NH ないでは、NH ないでは、NH ないで、なって、はは、NH ないで、なって、ないで、なって、ないで、なって、ないで、なって、ないので、ないのでは、Du ないのでは、Du ないのでは、Tru といいのでは、Tru といいのでは、T

ントロールゲートのチャネル長をソースコンタクトラインから離れているメモリトランジスタほど小さくしたので、チャネル長が小さくなるほどメモリトランジスタのしきい値Vthが下がり読み出し時に流れる電流1が大きくなって読み出しを行ないやすくなり、このためソース電位のGNDからの弾きが相殺され、全メモリトランジスタに均等に読み出しを行なうことができる。

#### (実施例)

以下、この発明の一実施例を図について説明する。

第1図はこの発明の一実施例による半導体記憶装置を示し、図において、Trl~Tr3, 1, 1 a~1f、3 a~3h、4a, 4b、5 a~5hは第3図と同じものを示す。2 a~2dはソースコンタクトライン4a, 4bから離れているメモリトランジスタほどそのコントロールゲートのチャネル最が小さくなるよう形成されたゲートライン、L1, L2はそれぞれTr1, Tr2のコントロールゲートのチャネル最である。また、第

Tr 2 とは同等に読み出しを行なうことができる。 間様に、ソースコンタクトラインからさらに離れているメモリトランジスタについても、第1図 に示すようにN<sup>+</sup> 拡散領域による抵抗でソース電

に示すようにN<sup>4</sup> 拡散領域による抵抗でソース電位がGNDより高くなった分だけチャネル長が小さくなっているので、Trlと同等に読み出しを行なうことができる。

このように本実施例装置ではソースコンタクト ラインから離れているメモリトランジスタほどそ のコントロールゲートのチャネル長を小さくした ので、すべてのメモリトランジスタについて均等 に読み出しを行なうことができる。

ここでチャネル長を小さくするには、従来のマスターマスクによる方法では1:1の落光のため、マスクを実寸で作らねばならず、0.25μmビッチでしか加工できないBB装置では2~3μmのチャネル長を微妙に変化させることは不可能であった。しかし、5:1又は10:1の露光が可能な縮小露光投影装置の出現で、5倍又は10倍のレティクルを作れるようになったことにより、0.25

μmピッチのEB装置でも0.025 μmピッチの加 工ができるようになり、チャネル長を微妙に変化 させることも容易となっている。

#### (発明の効果)

以上のようにこの発明の半導体記憶装置によれば、メモリトランジスタのコントロールゲートの チャネル長をソースコンタクトラインから離れて

3 a ~ 3 h はドレインコンタクト、 4 a . 4 b は ソースコンタクトライン、 5 a ~ 5 h はドレイン ライン、 6 は絶縁性の膜である。


なお図中同一符号は同一又は相当部分を示す。

代理人 早 淑 憲 一


いるものほど小さくするようにしたので、全ての メモリトランジスタに均等に読み出しを行なうこ とができる効果がある。

#### 4. 図面の簡単な説明


図において、Tr1、Tr2、Tr3はメモリトランジスタ、1はソースライン、1a~1!は ソースコンタクト、2a~2dはゲートライン、





第 2 図



2a:ケートライン 5a,5b:*ドレ*イン*ラ*イン









第5図

第 7 函



1:ソースライン 2a:ケートライン 3b:バレインコンタクト 5b:バレインライン 5: 紀珠住の徒

第 8 **2**2



2c:ゲートライン 2d:メレインコンタクト 5d:メレインライン 6:32:続付生の月度